ECN Taiwan

設定為首頁

訂閱印刷版

ECN Asia | ECNA China | ECNA Taiwan | ECNA Korea | ECN | EPN | EPE

Saturday, 2010 年 3 月 13 日

前期雜誌內容

電路板及模組

電腦、週邊及聯網器件

電機/機械器件

積體電路

微波及RF元件

光電及顯示器

封裝及內部互連

被動及分離元件

感測器及致動器

軟體

醫用電子

嵌入式系統

電源和調節元件

測試與測量

搜索:

產品信息搜索:

Issue > Jun 2009 > 封面特寫

訂閱免費印刷版

適合列印版本

將本文寄給朋友

Ads by Google

音訊ADC高歌猛進

( 01 Jun 2009 )
Jon Titus, 特約編輯

雖然工程師們使用數位類比轉換器(ADC)已有一段時間，但鎖定音訊應用的新型ADC會成為設計技巧的試金石。當前產品和新設計中的音訊訊號鏈涉及更嚴格的設計要求，遠超工業領域會遇到的情況。

高階ADC、DAC和編解碼器(Codec)供應商Wolfson微電子公司的美國應用經理James Scanlan表示：“首先要瞭解應用及其需求。是語音產品嗎？需要高傳真？是否在雜訊環境中工作？必須節能嗎？要求多少信噪比(SNR)和總諧波失真 (THD)？對這些和類似問題的答案有助於引導設計人員找到專用的ADC和CODEC。”

Scanlan說：“比如你要做高階的汽車立體聲系統。汽車儀錶板上有一個機頭，送出四個模擬形式的音訊通道。汽車後備箱中放大器的ADC對音訊訊號作取樣、處理，並驅動揚聲器。此時需要有高SNR的ADC，而ADC的功耗不太重要。”

Analog Devices公司研究員兼音訊開發經理Bob Adams表示，針對高階音訊應用設計的ADC現在幾乎無一例外地採用了Sigma-delta轉換技術。“很多工程師不再使用離散的ADC，而轉用音訊編解碼器作設計。你可以在一個codec封裝內獲得1至8個ADC和2至8個DAC。這些codec的動態範圍可以高達100dB，因此是很多消費應用的合適選擇。多數這類元件還針對便攜設備提供低功耗特性。如果設計需要更高性能，並可以承受較高功耗，則還有動態範圍規格接近120dB的元件，使之適用於專業和汽車音響市場。”

什麼時候24位元等同於16位元？

德州儀器公司家用和專業音響產品行銷經理Dafydd Roche表示：“談到24位元解析度的音訊Sigma-delta ADC時，很多曾用過工業測量ADC的工程師都可能會感到迷惑。通常會認為，24位元ADC意味著可以獲得24位元的有用資訊。但在某些情況下，24位元轉換器的性能可能要劣於普通的16位元轉換器。96dB動態範圍的24位元ADC產生16位元的實際資料。雖然你在ADC的串列輸出流中獲得了24位元，實際資料也只有15或16位元，而剩餘的部分為雜訊或零。”

TI公司音訊轉換產品系統工程師Robert Martin指出：“CMOS元件固有的雜訊將ADC性能限制在不到24位元，或低於144dB，我認為現今任何一種ADC都到不了144dB。工程師們希望榨取一款ADC的每分貝性能，但當他們在前端電路中裝入前置放大、濾波器或其他模擬級時，卻可能不小心損及ADC的性能。如果他們確定了一種高性能ADC，而在那些前端電路中使用了低性能的運算放大器，就會造成麻煩。ADC輸入電路必須作細緻考慮，才能實現最佳的轉換器性能。用高雜訊的運算放大器去放大弱訊號，被放大的運算放大器雜訊會使ADC性能降級。所以，這就像拉著手刹車開一輛法拉利：車子雖好，但速度上不去。”

並非每一個應用都需要高的動態範圍。Microchip公司數位訊號控制器部的策略行銷經理Steven Marsh說：“低成本語音設備產品中有一個龐大的市場區隔，如對講機、電梯、玩具和免持聽筒。這些設備的音頻頻譜從0至8kHz，而標準電話品質音訊範圍為0至3.3kHz。由於成本是關鍵的設計因素，因此一顆12至14 位元ADC(通常處於控制器晶片內)就足夠了。”

Microchip公司數位訊號控制器部的應用工程師Sunil Fernandes指出：“工程師經常認為必須在音訊電路中採用16位元ADC，但當他們用12 位元ADC作實驗時，會發現這種看法不一定正確，僅用12 位元也能得到很好的聲音品質。在玩具或對講系統中，通常決定音訊品質的是揚聲器與話筒的特性，而不是ADC的解析度。因此，一支12 位元ADC就能在這類消費產品中獲得不少‘裕度’。”

Fernandes說：“用戶可以透過dsPIC DSC的MPLab入門套件，驗證一下12 位元ADC對音訊訊號的數位化效能。可以按一個鍵，對話筒說句話，記錄12 位元的聲音，然後重播，套件能產生可供聆聽的PWM D類音訊輸出。”

過取樣提升解析度

不過，假設工程師仍然決定需要更高的解析度。“以128K取樣/秒對音訊訊號作過取樣，可將12 位元ADC的解析度提高1.5至2個位元。”Fernandes解釋：“這樣的ADC就有13.5或14 位元的有效解析度。這僅是dsPIC晶片可以做的事情之一。Microchip公司還有各種後處理軟體資料庫，用於均衡、濾波、頻譜分析、自動增益控制、雜訊與回聲抑制和語音識別等功能。”

與很多音訊應用中採用的Sigma-delta ADC不同，dsPIC晶片採用的是逐次逼近寄存器(SAR)型ADC。軟體可以觸發SAR ADC的轉換，而Sigma-delta型轉換器則是連續運行。雖然SAR ADC的輸入端一般需要一個取樣和保持電路，但Microchip公司的dsPIC元件卻不需要這種電路，因為已經內建了S/H電路。

不過，採用dsPIC的電路可能需要一個去假頻濾波器，這要看應用與取樣速率。Microchip公司的Marsh表示：“去假頻也進入了數位濾波領域。通常，工程師們可以用一個較簡單的去假頻濾波器和數位濾波器軟體替代複雜的類比濾波器。這種方案大大減少了元件數量，同時提高了濾波器性能。例如，採用dsPIC的電路可以將數位濾波器程式碼與其他整形軟體相結合，獲得更多好處。”

除了解析度以外
當工程師們找ADC時，首先想到的就是ADC解析度，但其他性能特性也要引起注意。

TI公司的Martin解釋說：“Sigma-delta ADC包含一個數位抽取濾波器，它一般在音訊通帶內提供線性相位回應。人耳可以快速鑒別出相位異常的音訊訊號。工業應用感測器中使用的ADC一般不需要這種相位線性度。因此在開始時，有工業背景的工程師可能不瞭解音訊電路對相位線性度的需求。”

在ADC的訊號輸入端，相位關係也很重要。Wolfson公司的Scanlan說：“在吵雜的環境中撥打手機時，通常一部手機用一顆話筒，但多話筒使工程師有機會採用音訊的波束控制技術，幫助減少雜訊。但波束控制需要來自這些話筒的同相聲音訊號。在這種類型設計中，可能每個話筒邊都有一個離散的ADC，向處理器發送數位資料。在每個話筒處放置一個ADC，就不必讓敏感的模擬訊號穿過可能會增加雜訊的數位與RF電路。”

ADC電路都必須承受雜訊，而過取樣和雜訊整形則有助於減少量化雜訊。這種雜訊一般出現在ADC中，來源是連續的訊號量化為離散的取樣。TI公司的Martin表示：“過取樣將量化雜訊分佈到更寬的帶寬上，在DC和半取樣頻率之間，而雜訊整形則將大部分雜訊成份移出Nyquist帶。”

降低音訊雜訊

聽覺雜訊亦影響著對有用聲音資訊的採集。Marsh指出：“但音訊雜訊的處理要比其他東西更具藝術性。工程師有很多衰減雜訊的方式，但具體選擇取決於雜訊表現的類型，以及工程師需要實現的目標。”

Marsh繼續說：“你也許會認為雜訊是高頻訊號，很容易濾除。雜訊抑制涉及的內容遠不止這些。假設你必須在某人演講時抑制來自一個工廠的雜訊。首先必須檢測出語音，然後確定語音何時不存在。接下來要對工廠雜訊作單獨取樣，並用其特性，從語音訊號中過濾掉聽覺雜訊。這一技術超過了一個簡單的濾波器任務。”Microchip公司有雜訊抑制資料庫，用於其dsPIC元件中12 位元SAR ADC的資料。這些資料現在可用於傳統的電話品質訊號，但該公司估計很快會提供亦可用於寬頻語音訊號的軟體。

小心寄生雜訊干擾

準備採用Sigma-delta ADC的工程師們應瞭解另一種類型的“雜訊”，它會影響ADC的性能。例如用Sigma-delta ADC做的調製器電路設計，當ADC的輸入端有一個低電平或無聲音訊號時，通帶內會產生空閒的“音”(Idle tone)。這種效應在較老的1 位元調製設計中出現得更明顯，而對普通多比特調製設計一般不成為問題。TI公司的Martin指出：“在較老的設計中，你可以在音訊輸入靜音時聽到這些寄生音。較新的Sigma-delta IC設計通過加抖動或加一個小的偏移，消除這些雜音。通常ADC輸入端的DC偏移會使閑音顯現出來。”

Analog Devices公司的Adams表示：“在電源線或ADC基準電壓上出現的電雜訊會對高解析度ADC造成致命災難。當你使用有120dB至124dB動態範圍的轉換器時，必須艱難地消除電源線和ADC Vref訊號中的電雜訊。ADC Vref腳永遠是神聖不可侵犯的。不要用任何東西污染這個腳，因為它會污染從ADC出來的資料。”工程師必須有很好的類比電路設計經驗，才能做好音訊ADC電路和PCB佈局。

使音樂保持同步的時鐘電路

很多音訊ADC採用IC間聲音匯流排(I2S)向處理器或其他元件傳輸數位化資訊。該標準是飛利浦半導體公司專門開發用於音訊IC。匯流排至少有三根訊號線：時鐘、資料和字選(Word select)。字時鐘(Word clock)工作在ADC的取樣頻率上。

TI公司的Roche解釋：“字時鐘就像系統心臟的跳動。所以，即使你的系統中有八個立體聲ADC，通過連接到每只ADC的一個字時鐘訊號，就可以將其同步。大部分轉換器都有一個管腳或寄存器設置能使之作為主或從。根據我的經驗，一般情況下最好讓一顆ADC作為主。”

TI公司的Martin表示：“你可以在主模式使用一顆ADC，也可用一顆DSP或FPGA向一個工作在從模式的ADC發送時鐘。兩種情況下，所有ADC的時序均應來自系統中的一個主時鐘。這意味著所有ADC的時鐘訊號均有正確的同步，因為都來自於單一的時鐘源。”

Wolfson公司的Scanlan表示：“與其他製造商一樣，我們擁有能在系統中現有時鐘上運行的ADC，或者一個可能包含PLL或鎖頻環(FLL)的codec，提供‘可靠的’時鐘訊號。FLL更有效，它的頻率範圍比PLL更廣。如果你的電路板上有一個時鐘，而它無法提供你需要的精確頻率，FLL可以幫助你獲得需要的頻率。並非所有codec或ADC都含有PLL或FLL，因此工程師們必須確定是否需要這其中的一項功能，或者是否可以使用設計中已經有的時鐘訊號。這是一個重要的考慮，有助於工程師們縮小自己對ADC和codec的選擇範圍。”

解決抖動問題

Analog Devices公司的Adams解釋說：“時鐘抖動對多位元的Sigma-delta轉換器的麻煩要小於1 位元ADC。你期望的抖動目標在100皮秒量級內。Codec晶片內建PLL也有助於減少抖動。”

你也可以將時鐘抖動與PCB設計聯繫起來。TI公司的Roche指出：“看看你分配時鐘訊號的方式。如果時鐘布放不正確，沒有注意時序，就會出現時鐘抖動，並造成一些失真。取樣時間由於抖動而會略微前後移動，你會發現高音訊上產生了更多的失真。如果設計者在高頻處看到的失真比資料表中多得多，並且失真並未表現在ADC的模擬輸入上，則表示可能存在著造成抖動的時鐘發生或時鐘分配問題。對於PCB佈局不良的情況下，數位時鐘線可以耦合到音訊的PCB走線上，可能給音訊帶來額外的高頻雜訊。”

用評估板作實驗

工程師對某些ADC作仔細研究以後，可以從ADC供應商處購買評估板，用實際的音訊訊號試用轉換器。評估可能包括一些標準的測試條件，公司會在自己元件的資料表中寫明。例如，德州儀器公司PCM4222立體聲音訊ADC的資料表就規定，要使用Audio Precision的System Two Cascade或Cascade Plus測試系統，以及Audio Precision的濾波器。

TI公司的Martin提到說：“你可以查閱音訊工程協會的AES17-1998檔‘數位音訊工程的AES標準方法’。該檔解釋了有關音訊設備和資料轉換器的各種標準化測量。它包含了關於對ADC和DAC作標準化音訊測試的很多資訊。基本上，標準描述了每個人應如何測量音訊回應和操作，這樣人們就可以作同效比較。”

據Roche表示，TI的工程師在評估模組上做了大量工作，使ADC性能如數據表所描述的那樣。“如果資料表顯示一個ADC將提供124dB的動態範圍，那麼這就是你可以從評估板得到的預期結果。客戶可以將該電路當作參考設計，查看PCB層的堆疊，看我們如何布放訊號線、地線和電源線。”

簡化系統操作的軟體

Wolfson公司除了為自己的多數產品提供評估板以外，還提供名為Wolfson Interactive Setup and Configuration Environment的評估軟體(WISCE)。Scanlan表示：“基於Windows的GUI使開發人員可以點擊一個元件，設定其每個寄存器。你可以打開或關掉一個話筒的偏置、設定話筒增益、打開一個250Hz的高通濾波器，等等。可以點選並調整所有設定，然後再將ADC整合到自己的電路中。”

WISCE程式可以創建寄存器設定的C語言程式碼，並增加最後使用的寄存器值。C程式碼包括運行在Linux或Windows CE上的驅動程式頭檔。在測試期間，開發人員可以去掉評估板上的一些跳線，將其連接到一顆處理器上，通過I2C或SPI埠作控制。每次系統上電時，程式碼都裝入寄存器值，ADC並不將這些值保存在快閃記憶體或其他記憶體中。Wolfson甚至對編程過程提出建議，使寄存器裝載步驟盡可能沒有中斷。

如前所述，Microchip公司提供音訊訊號處理程式碼資料庫，它運行在開發板上。公正地說，其他供應商也提供類似的資料庫、示例程式碼和開發工具。不過，有些軟體提供一種先試後買的選擇。Microchip公司的Marsh指出：“我們認為客戶不應被迫去找第三方廠商，協商許可證並付費後，然後才能使用軟體。如果他們試用了軟體，發現它不管用怎麼辦？我們有一些資料庫是免費的，有些只收取一次性費用，但我們不要求支付權利金。工程師可以下載資料庫，如果不用，就不必向我們付費。這基本上是一種尊重性的系統。”

參考資料

．I2S Bus Specifications": www.nxp.com/acrobat_download/various/I2SBUS.pdf
．AES17 specification information: www.aes.org/publications/standards/search.cfm?docID=21
．Baker, Bonnie C.,"Layout Tips for 12-位元A/D Convertors," AN688. Microchip Technology. www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1824&appnote=en011698
．Bowling, Steve, "Understanding A/D Convertor Performance Specification," AN693. Microchip Technology. www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1824&appnote=en011752 (Provides information about ADC parameters.)
．“Consumer Audio Market Overview,” Texas Instruments. focus.ti.com/apps/docs/mrktgenpage.tsp?contentId=33731&appId=1
．Josefsson, Oli, “Using Sigma-delta Converters--Part 1,” Analog Dialogue, Issue 15. www.analog.com/library/analogDialogue/Anniversary/15.html
．Kester, Walt, “MT-023: ADC Architectures IV: Sigma-delta ADC Advanced Concepts and Applications,” Analog Devices. www.analog.com/en/analog-to-digital-converters/ad-converters/products/tutorials/CU_tutorials_MT-023/resources/fca.html. (Information about idle tones.)
．“Solutions for Applications Requiring Audio & Speech Recording/Encoding/Compression.” Microchip Technology. www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=2660¶m=en535126
．Macadie, Duncan, "Key Design Considerations for High Quality Audio ADC Performance," WM8781. Wolfson Microelectronics. http://www.wolfsonmicro.com/uploads/documents/en/Key%20Design_high%20quality%20audio.pdf
．Madapura, Jayanth Murthy, “Achieving Higher ADC Resolution Using Oversampling,” AN1152. Microchip Technology. www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1824&appnote=en533730
．Park, Sangil, “Principles of Sigma-delta Modulation for Analog-to-Digital Converters,” APR8/D, Rev. 1. Motorola. www.numerix-dsp.com/appsnotes/APR8-Sigma-delta.pdf
Wender, Reid and David Ihme, “How to Design a 16-位元Sigma Delta Analog to Digital Converter,” Triad Semiconductor. www.triadsemi.com/2007/01/25/how-to-design-a-16-位元-Sigma-delta-analog-to-digital-converter/ (General information about Sigma-delta ADCs.)

圖表請點選此處：

圖1, 圖2, 圖3, 圖4, 圖5

訂閱免費印刷版

適合列印版本

將本文寄給朋友


ADVERTISEMENT

Ads By Google


眈壽恅梒


	IMEC發表邏輯暨DRAM立體整合晶片

	有效的工程變更單透過自動化來降低進度表風險

	Web2.0改變電子零件行銷模式

	整合式繪圖處理器時代即將謝幕

	摩爾定律是否成為學術理論？

	Globalfoundries發表22奈米製程

	IMEC發表32nmCMOS專用超淺接面技術

	Harting強化亞洲市場佈局

	針對未來運算產品的主記憶體進展

	用革命性的Nanotech系統製造多晶矽太陽能電池


重要新聞


	德州儀器超低功耗 MSP430 MCU 協助 Swimovate 推出突破性的運動手錶

	新世代 Broadcom𦲷 Crystal HD 技術為 Intel𦲷 Atom萾處理器迷你筆電提供高畫質的多媒體使用體驗

	Tektronix 運用兩項全新額外功能，強化領先市場的DDR測試與驗證產品組合

	意法半導體（ST）發佈超低成本且功能豐富的開發環境，大幅降低STM32微控制器的使用門檻

	恩智浦半導體宣佈支援電影院般21:9寬顯示螢幕

	安捷倫推出配備8個通道的40 GSa/s組合式示波器/數位轉換器

	Cypress新款套件高整合性電壓計展現PSoC𦲷 3架構精準類比功能

	英特爾介紹新一代Intel𦲷 Atom𦲷 (凌動萾)處理器平台

	UL全新IEC 60601-2-24測試實驗室落成，拓展醫療電子測試版圖

	NVIDIA與國立臺灣大學攜手突破科學研究挑戰


	更多內容 >>


產業連結


	Photonics Association (Singapore)

	Singapore Industrial Automation Association (SIAA)

	Taiwan Semiconductor Industry Association (TSIA)

© 2010 Reed Business Information, a division of Reed Elsevier Inc.
All rights reserved. Use of this web site is subject to its Terms and Conditions of Use. View our Privacy Policy.

Reed Business Information Asia Interactive Network

TravelWeekly |